法國國家科研中心最近指出，隨著納米技術(shù)日新月異的發(fā)展，２００５年全球電子工業(yè)加工精度將達(dá)到１００納米，從而普遍進(jìn)入納米時代。 　　納米技術(shù)是指在０．１０至１００納米（一納米等于十億分之一米）尺度的空間內(nèi)，研究電子、原子和分子運(yùn)動規(guī)律和特性的嶄新技術(shù)。該中心認(rèn)為，如今全球電子工業(yè)的元器件加工精度普遍達(dá)到１２０納米，到２００５年，將達(dá)到１００納米以下，這標(biāo)志著全球電子工業(yè)將進(jìn)入納米時代。 　　統(tǒng)計資料顯示，目前發(fā)達(dá)國家國民生產(chǎn)總值的約１０％來自半導(dǎo)體產(chǎn)品。隨著電子工業(yè)逐步進(jìn)入納米時代，納米技術(shù)將有巨大的應(yīng)用潛力。美國電子工業(yè)協(xié)會預(yù)測，今后１０年，納米技術(shù)在電子工業(yè)中的應(yīng)用規(guī)模將達(dá)到３０００億美元。２００３年１２月，美國眾議院通過立法，將發(fā)展納米科技作為國家科研發(fā)展的重點。美國科學(xué)院已將信息、生物、納米作為科研的三大支柱。 　　業(yè)內(nèi)權(quán)威人士認(rèn)為，電子元器件進(jìn)入納米級意味著存儲元件體積更小、存儲信息更多、功能更強(qiáng)。據(jù)統(tǒng)計，２００３年單位芯片的晶體管數(shù)目與１９６３年相比，增加了１０億倍。進(jìn)入納米時代后，這一數(shù)目將保持每５年就增加１０倍的速度。 　　嶄新的納米電子時代 　　鑒于納米研究領(lǐng)域接連取得一連串實質(zhì)性的突破，一個嶄新的納米電子時代可望提前到來。 　　美國科學(xué)促進(jìn)協(xié)會最近的調(diào)查報告指出，用比現(xiàn)有硅芯片集成度高上萬倍的納米元件，在分子水平上制造更小、更快、更輕的計算機(jī)很可能在不久的將來成為現(xiàn)實。目前已有不少納米電子研究成果接近工業(yè)化生產(chǎn)階段。該領(lǐng)域的研究開發(fā)進(jìn)度，可能已經(jīng)比原先預(yù)想的“提前了５到６年”。該協(xié)會首席顧問克拉斯?托弗雷蒂博士預(yù)測說，也許只要再過３到７年，納米電子技術(shù)就會改變計算機(jī)業(yè)的發(fā)展走向。 　　這實際上意味著，納米電子技術(shù)，有望水到渠成地成為目前以硅等為基礎(chǔ)的微米級集成電路技術(shù)的“接班人”。現(xiàn)有集成電路所用的微米級電子晶體管，尺度在１微米到１０００納米之間。但硅芯片存在著物理極限，用它制造的集成電路尺寸不可能無止境地縮小。不少專家認(rèn)為，硅芯片技術(shù)在２０１０年之前可能就將無路可走。 　　納米晶體管技術(shù)的突破 　　為了發(fā)展超微型晶體管，美國新澤西州ＬｕｃｅｎｔＴｅｃｈｎｏｌｏｇｉｅｓ公司貝爾實驗室的研究人員正在從事這種超大規(guī)模集成電路的研究并獲得突破。２００３年５月，該公司研制成功迄今為止有源區(qū)（稱為有效溝道長度）最小的Ｐ溝道ＭＯＳＦＥＴ晶體管。該有源區(qū)的大小僅為２０ｎｍ，大約是６０個原子，ｐＭＯＳ晶體管的總長度只有約８０ｎｍ。至此，目前最新的納米晶體管研究成果已使晶體管尺寸縮小到１００ｎｍ以下，使開關(guān)速度顯著提高，功耗大減。科學(xué)家認(rèn)為，這一進(jìn)展開辟了一個在硅芯片上集成數(shù)十億個晶體管的高性能集成電路的發(fā)展道路。 　　隨著ＣＭＯＳ工藝向小于１００ｎｍ的尺寸挺進(jìn)，ｐＭＯＳ遇到最大的難題。為了做出這么小的有源區(qū)，必須克服兩大障礙：制作極薄（＜３ｎｍ）的絕緣層，即柵與溝道之間的氧化柵層。這一層盡管很薄，但必須很牢固；制造盡可能淺的源結(jié)和漏結(jié)，以便在低電源電壓下能產(chǎn)生很大的飽和電流。此外，必須設(shè)法控制短溝道效應(yīng)。雖然很薄的氧化柵層可以提高開關(guān)速度，但也容易受到場效應(yīng)管的柵極、源極和漏極的電極原子的傷害，特別容易受到硅摻雜時所用的硼原子的傷害。 　　為了解決這個問題，研究人員采用快速熱氧化工藝來生長二氧化硅，把硅暴露在１０００℃以下，時間為１０秒鐘。常規(guī)的氧化工藝是，把硅放入８００℃的爐子中，時間長達(dá)３小時之久。實踐證實，新方法使氧化柵層的厚度只有１．３ｎｍ或大約３層原子，硼的穿透量幾乎可以忽略不計。 　　由于源結(jié)和漏結(jié)能制成更淺，這就提高了器件的開關(guān)速度。但是，更淺的結(jié)構(gòu)也意味著研究人員必須確保硼不會擴(kuò)散進(jìn)氧化柵層。解決的辦法是，用約２５０～５００ｅＶ的超低能量把硼注入硅中。在典型的０．１８μｍ工藝中，硼注入能量為７～１０ｋｅＶ。貝爾實驗室的科學(xué)家相信，如把柵氧化層厚度減至１．０ｎｍ，以及降低柵、源和漏接點的表面電阻，采用上述新工藝可保證研制成功柵長度僅為５０ｎｍ的晶體管。 　　生產(chǎn)納米導(dǎo)線 　　研制納米導(dǎo)線是制造大多數(shù)納米器件和裝置的關(guān)鍵因素。 　　美國加州大學(xué)伯克利分校最近在改進(jìn)納米導(dǎo)線特性方面獲得重大進(jìn)展，被公認(rèn)為納米導(dǎo)線的先驅(qū)。為了制成納米導(dǎo)線，該校采用能融化金薄膜或其他金屬的特殊小室，小室中金屬形成納米尺寸的微滴，在微滴上空噴發(fā)諸如硅烷等化學(xué)蒸汽，其分子會被分解。短時間內(nèi)，這些分子在融化的微滴上達(dá)到超飽和，形成納米晶體。隨著更多的蒸汽分子在金屬微滴上被分解，晶體則長成樹狀。如果在幾百萬個金屬微滴上同時發(fā)生這一過程，則能形成大量的納米線。 　　開發(fā)納米計算機(jī) 　　而納米計算機(jī)指的是它的基本元器件尺寸在幾到幾十納米范圍。隨著晶體管元器件尺寸的縮小，芯片上集成的元器件越來越多，計算機(jī)處理器的功能也越來越強(qiáng)。但科學(xué)家們發(fā)現(xiàn)，當(dāng)晶體管的尺寸進(jìn)一步縮小，達(dá)到０．１微米?１００納米?以下時，半導(dǎo)體晶體管賴以工作的基本原理將受到較大的限制，甚至嚴(yán)重到使器件不能正常工作。研究人員需要另辟蹊徑，突破０．１微米界，實現(xiàn)納米級器件。 　　科學(xué)家們一直在研究以不同的原理實現(xiàn)納米級計算，目前提出了四種不同的工作機(jī)制，它們有可能發(fā)展成為未來納米計算機(jī)技術(shù)的基礎(chǔ)。這四種工作機(jī)制是：電子式納米計算技術(shù)，基于ＤＮＡ的納米計算機(jī)，機(jī)械式納米計算機(jī)以及量子波相干計算。